| 디지털 문맹자가 안되려면? | |||||
| 작성자 | 김** | 작성일 | 2016-02-02 | 조회수 | 921 |
|---|---|---|---|---|---|
|
부산대학교 반도체 설계교육센터에서는 “Verilog 을 이용한 디지털 시스템 설계 ” 강좌를 2.16일 ( 화요일 ) 부터 2.18 일 ( 목요일 ) 까지 개설합니다 .
지금은 Digital Logic 과 system 설계는 Verilog 언어로 하고 있습니다 . 따라서 Verilog 언어를 모르고는 취업하기도 어렵고 취업 하였다고 하더라도 회사업무를 제대로 해내기가 어렵습니다 . IT 계열 학생은 Verilog 언어는 필수적으로 익혀야 합니다 . 익히지 않으면 디지털 문맹자가 됩니다 .
논리회로를 수강한 2 학년 학생부터 수강이 가능하니 많이 수강하기 바랍니다 . Verilog 언어를 모르는 학생은 선행학습의 기회로 , Verilog 언어를 약간 아는 학생은 확실하게 이해하여 현업에 투입되어 바로 사용할 수 있는 능력을 키우는 계기로 활용하기 바랍니다 . 부산대학교 반도체설계교육 센터장 박 주 성 교수
※ 등록 방법 : KAIST IDEC 홈페이지 http://www.idec.or.kr/ 에서 등록 ※ 등록 마감은 강의 시작 2 일전 오후 6 시까지 이며 , 수강료 (20,000 원 ) 를 입금해야만 등록됩니다 . 수강생이 많은 경우 입금 순으로 등록이 마감됩니다 . ※ 강의는 오전 10 부터 오후 5 시 까지 진행되기 때문에 1 학기 분량이 강의됨 ※ 문의는 아래로 하기 바랍니다 . - 전화 : 051-517-0172 - 이메일 : idec@pusan.ac.kr ※ 수강등록 방법은 첨부파일을 참고하기 바랍니다 . |
|||||