| 서울지역 학생들의 Verilog 열기(강좌 마감 임박) | |||||
| 작성자 | 김** | 작성일 | 2015-07-17 | 조회수 | 1006 |
|---|---|---|---|---|---|
|
부산대학교 반도체 설계교육센터 (IDEC) 에서는 “Verilog 을 이용한 디지털 시스템 설계 ” 강좌를 다음 주 화요일 (7.21) 부터 목요일 (7.23) 까지 개설합니다 .
지금은 Digital Logic 과 system 설계는 Verilog 언어로 하고 있습니다 . 따라서Verilog 언어를 모르면 디지털 시스템 개발회사 ( 삼성전자 , LG 전자 , SK 하이닉스 ,반도체 설계회사 ) 에 취업하기도 어렵고 취업 하였다고 하더라도 회사업무를 제대로 해내기가 어렵습니다 . IT 계열 학생은 Verilog 언어는 C 언어와 함께 필수적으로 익혀야 합니다 .
서울지역 학생들은 Verilog 의 중요성을 인식하고 한양대와 광운대 IDEC 에서 Verilog강좌를 개설하면 비싼 수강료 (80,000 원 ) 를 지불하고도 정원을 초과하여 등록합니다.( 첨부자료 참고 ) 이런 현상을 어떻게 생각합니까?
논리회로를 수강한 2 학년 학생부터 수강이 가능하니 많이 수강하기 바랍니다 . Verilog언어를 모르는 학생은 선행학습의 기회로 Verilog 언어를 약간 아는 학생은 확실하게 이해하여 현업에 투입되어 바로 사용할 수 있는 능력을 키우고 취업에 도움이 되기 바랍니다 .
? 수강신청 방법 - 수강신청 마감일 : 19 일 오후 6 시까지 - KAIST IDEC http://www.idec.or.kr/ 을 통하여 on-line 신청 - 수강료 납입 방법 수강료 : 과목당 10,000 원 , 입금계좌 : 농협 301-0097-2742-71 예금주 : 부산대반도체설계교육센터 입금자명 : 0816 홍길동 (0816: 강좌시작일 , 홍길동 : 수강자 ) - 연락처 051-510-2828, 이메일 : idec@pusan.ac.kr |
|||||